IEC 60191-6-19

Edition 1.0 2010-02

INTERNATIONAL STANDARD

NORME INTERNATIONALE

colour inside

Mechanical standardization of semiconductor devices – Part 6-19: Measurement methods of the package warpage at elevated temperature and the maximum permissible warpage

Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-19: Méthodes de mesure du gauchissement des boîtiers à température élevée et du gauchissement maximum admissible

INTERNATIONAL ELECTROTECHNICAL COMMISSION

COMMISSION ELECTROTECHNIQUE INTERNATIONALE

PRICE CODE
CODE PRIX

M

ICS 31.080.01

ISBN 978-2-88910-066-8

® Registered trademark of the International Electrotechnical Commission
Marque déposée de la Commission Electrotechnique Internationale

CONTENTS

FOREWORD 3
1 Scope 5
2 Normative references 5
3 Terms and definitions 5
4 Sample 9
4.1 Sample size 9
4.2 Solder ball removal 9
4.3 Pretreatment conditions 9
4.4 Maximum time after pretreatment until measurement 9
4.5 Repetition of the reflow cycles for the sample 9
5 Measurement 9
5.1 General description 9
5.2 Temperature profile and the temperatures for measurements 9
5.3 Measurement method 10
5.3.1 Shadow moiré method 10
5.3.2 Laser reflection method 10
5.3.3 Data analysis (Data table, Diagonal scan graph, 3D plot graph) 11
6 Maximum permissible package warpage at elevated temperature 11
7 Recommended datasheet for the package warpage 11
7.1 Measurement temperatures for data sheet 11
7.2 Datasheet 11
7.3 Example of datasheets 12

Figure 1 – Measuring area of BGA and FBGA in full grid layout 6
Figure 2 – Measuring area of BGA and FBGA perimeter layout with 4 rows and 4 columns 6
Figure 3 – Measuring area of FLGA perimeter layout with 4 rows and 4 columns 7
Figure 4 – Calculation of the sign of package warpage 8
Figure 5 – Package warpage 8
Figure 6 – Thermocouple placement 10
Figure 7 – Temperature dependency of the package warpage 12
Figure 8 – Recommended datasheet 13

Table 1 – Maximum permissible package warpages for BGA and FBGA 11
Table 2 – Maximum permissible package warpages for FLGA 11

INTERNATIONAL ELECTROTECHNICAL COMMISSION

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

Part 6-19: Measurement methods of the package warpage at elevated temperature and the maximum permissible warpage

FOREWORD

1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
6) All users should ensure that they have the latest edition of this publication.
7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60191-6-19 has been prepared by subcommittee 47D: Mechanical standardization for semiconductor devices, of IEC technical committee 47: Semiconductor devices.

This standard cancels and replaces IEC/PAS 60191-6-19 published in 2008. This first edition constitutes a technical revision.

The text of this standard is based on the following documents:

FDIS	Report on voting
47D/757/FDIS	47D/764/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all the parts in the IEC 60191 series, under the general title *Mechanical standardization of semiconductor devices*, can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the stability date indicated on the IEC web site under "http://webstore.iec.ch" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IMPORTANT – The 'colour inside' logo on the cover page of this publication indicates that it contains colours which are considered to be useful for the correct understanding of its contents. Users should therefore print this document using a colour printer.

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

Part 6-19: Measurement methods of the package warpage at elevated temperature and the maximum permissible warpage

1 Scope

This part of IEC 60191 specifies measurement methods of the package warpage at elevated temperature and the maximum permissible warpages for Ball Grid Array(BGA), Fine-pitch Ball Grid Array (FBGA), and Fine-pitch Land Grid Array (FLGA).

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document applies.

IEC 60191-6-2, *Mechanical standardization of semiconductor devices – Part 6-2: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column terminal packages*

IEC 60191-6-5, *Mechanical standardization of semiconductor devices – Part 6-5: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine-pitch ball grid array (FBGA)*[1]

IEC 60749-20, *Semiconductor devices – Mechanical and climatic test methods – Part 20: Resistance of plastic-encapsulated SMDs to the combined effect of moisture and soldering heat*

---

1 hereinafter referred as "FBGA design guide".

SOMMAIRE

AVANT-PROPOS 15
1 Domaine d'application 17
2 Références normatives 17
3 Termes et définitions 17
4 Echantillon 21
4.1 Nombre d'échantillons 21
4.2 Elimination des billes de brasage 21
4.3 Conditions de traitement préliminaire 21
4.4 Temps maximal entre le traitement préliminaire et le mesurage 21
4.5 Répétition des cycles de refusion pour l'échantillon 21
5 Mesurage 21
5.1 Description générale 21
5.2 Profil de température et températures pour les mesures 21
5.3 Méthode de mesure 22
5.3.1 Méthode par ombroscopie de moiré 22
5.3.2 Méthode par réflexion laser 23
5.3.3 Analyse des données (table de données, graphique à balayage diagonal, graphique à tracé tridimensionnel) 23
6 Gauchissement maximum admissible des boîtiers à température élevée 23
7 Fiche technique recommandée pour le gauchissement des boîtiers 23
7.1 Températures de mesure pour la fiche technique 23
7.2 Fiche technique 24
7.3 Exemple de fiches techniques 24

Figure 1 – Surface de mesure des BGA et FBGA à configuration matricielle intégrale 18
Figure 2 – Surface de mesure de la configuration périmétrique des BGA et FBGA à 4 rangées et 4 colonnes 18
Figure 3 – Surface de mesure de la configuration périmétrique des FLGA à 4 rangées et 4 colonnes 19
Figure 4 – Calcul du signe du gauchissement des boîtiers 20
Figure 5 – Gauchissement des boîtiers 20
Figure 6 – Mise en place du thermocouple 22
Figure 7 – Dépendance à la température du gauchissement des boîtiers 24
Figure 8 – Fiche technique recommandée 25

Tableau 1 – Gauchissements maximum admissibles des boîtiers BGA et FBGA 23
Tableau 2 – Gauchissements maximum admissibles des boîtiers FLGA 23

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

_____

NORMALISATION MÉCANIQUE DES DISPOSITIFS À SEMICONDUCTEURS –

Partie 6-19: Méthodes de mesure du gauchissement des boîtiers à température élevée et du gauchissement maximum admissible

AVANT-PROPOS

1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
5) La CEI elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de la CEI. La CEI n'est responsable d'aucun des services effectués par les organismes de certification indépendants
6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme Internationale CEI 60191-6-19 a été établie par le sous-comité 47D: Normalisation mécanique des dispositifs à semiconducteurs, du comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

La présente norme annule et remplace l'IEC/PAS 60191-6-19 publié en 2008. Cette première édition constitue une révision technique.

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
47D/757/FDIS	47D/764/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Une liste de toutes les parties de la série CEI 60191, sous le titre général *Normalisation mécanique des dispositifs à semiconducteurs*, peut être consultée sur le site web de la CEI.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de stabilité indiquée sur le site web de la CEI sous "http://webstore.iec.ch" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IMPORTANT – Le logo "colour inside" qui se trouve sur la page de couverture de cette publication indique qu'elle contient des couleurs qui sont considérées comme utiles à une bonne compréhension de son contenu. Les utilisateurs devraient, par conséquent, imprimer cette publication en utilisant une imprimante couleur.

NORMALISATION MÉCANIQUE DES DISPOSITIFS À SEMICONDUCTEURS –

Partie 6-19: Méthodes de mesure du gauchissement des boîtiers à température élevée et du gauchissement maximum admissible

1 Domaine d'application

La présente partie de la CEI 60191 couvre les exigences relatives aux méthodes de mesure du gauchissement des boîtiers à température élevée et du gauchissement maximum admissible pour les boîtiers BGA[1], FBGA[2] et FLGA[3].

2 Références normatives

Les documents de référence suivants sont indispensables pour l'application du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique.

CEI 60191-6-2, *Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-2: Règles générales pour la préparation de dessins d'encombrement des dispositifs à semiconducteurs pour montage en surface – Guide de conception pour les boîtiers à broches en forme de billes et de colonnes, avec des pas de 1,50 mm, 1,27 mm et de 1,00 mm*

CEI 60191-6-5, *Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-5: Règles générales pour la préparation de dessins d'encombrement des dispositifs à semiconducteurs pour montage en surface – Guide de conception pour les boîtiers matriciels à billes et à pas fins (FBGA)*

CEI 60749-20, *Dispositifs à semiconducteurs – Méthodes d'essai mécaniques et climatiques – Partie 20: Résistance des CMS à boîtier plastique à l'effet combiné de l'humidité et de la chaleur de brasage*

---

1 BGA = *Ball Grid Array*.

2 FBGA = *Fine-pitch Ball Grid Array*.

3 FLGA = *Fine-pitch Land Grid Array*.